\frameforsubsection[t]{
  \label{1-5}
  \twocolumns{
    \begin{itemize}
      \item 结构描述就是模块逻辑图的Verilog一对一描述
      \item 结构描述使用内置的逻辑函数，如and,or等，描述逻辑图中的逻辑符号
      \item 结构描述通常无需综合器进行综合
      \item 结构描述往往不是描述电路的好方法，因为它对应硬件，难于维护
      \item 设计者应充分利用case,casex,assign描述组合电路，在使用综合器时，综合器会自动综合和优化
    \end{itemize}
  }{
    \outfigure{.8}{images/结构描述.png}
    \vspace{-4ex}
    \outfigure{.6}{images/温度编码检测器逻辑图.png}
  }
}
